东南大学学报：自然科学版1996，Vol.26Issue(3)：P.29-34,6.
基于Verilog HDL的数字集成电路高层设计环境
时龙兴 1陆生礼 1桑爱兵 1孙大有1
作者信息
- 1. 东南大学国家ASIC系统工程技术研究中心
- 折叠
摘要
关键词
硬件/数字集成电路/高层设计环境/VerilogHDL分类
信息技术与安全科学引用本文复制引用
时龙兴,陆生礼,桑爱兵,孙大有..基于Verilog HDL的数字集成电路高层设计环境[J].东南大学学报：自然科学版,1996,26(3):P.29-34,6.
