一个面积优化的高速RS(255,239)译码器VLSI设计

张静波戴显张鹤鸣胡辉勇贾大中

西安电子科技大学学报（自然科学版）2008，Vol.35Issue(1)：116-120,5.

Area-efficient high-speed VLSI design of the RS(255,239) decoder

张静波 ¹戴显 ²张鹤鸣 ²胡辉勇 ¹贾大中¹

作者信息

RS码/流水线结构/Euclid算法/Verilog HDL/超大规模集成电路

信息技术与安全科学

张静波,戴显,张鹤鸣,胡辉勇,贾大中..一个面积优化的高速RS(255,239)译码器VLSI设计[J].西安电子科技大学学报（自然科学版）,2008,35(1):116-120,5.

模拟集成电路国家重点实验室基金资助(9140C0905040706) （9140C0905040706）

OA北大核心CSCDCSTPCD

ISSN：1001-2400

访问量0

下载量0

段落导航