| 注册
首页|期刊导航|电子学报|无失真并行数据压缩的脉动阵列ASIC设计

无失真并行数据压缩的脉动阵列ASIC设计

顾静 帅典勋 顾清

电子学报2000,Vol.28Issue(9):135-136,2.
电子学报2000,Vol.28Issue(9):135-136,2.

无失真并行数据压缩的脉动阵列ASIC设计

A Systolic ASIC Scheme for Undistorted Parallel Data Compression

顾静 1帅典勋 1顾清2

作者信息

  • 1. 华东理工大学计算机科学与工程系,上海,200237
  • 2. 清华大学智能技术和系统国家重点实验室,北京,100084
  • 折叠

摘要

关键词

数据压缩/遗传算法/功能模拟/时序模拟

分类

信息技术与安全科学

引用本文复制引用

顾静,帅典勋,顾清..无失真并行数据压缩的脉动阵列ASIC设计[J].电子学报,2000,28(9):135-136,2.

基金项目

973国家重点基础研究规划项目基金(No.G1999032707) (No.G1999032707)

国家自然科学基金(No.69773037) (No.69773037)

电子学报

OA北大核心CSCDCSTPCD

0372-2112

访问量0
|
下载量0
段落导航相关论文