现代电子技术2006，Vol.29Issue(23)：137-139,142,4.
Viterbi解码器RTL级设计优化
Optimization of Architecture for Viterbi Decoder on RTL Design Stage
喻希1
作者信息
- 1. 同济大学,通信软件及专用集成电路设计中心,上海,200092
- 折叠
摘要
关键词
卷积码/Viterbi解码器/寄存器传输级/数字通信系统分类
信息技术与安全科学引用本文复制引用
喻希..Viterbi解码器RTL级设计优化[J].现代电子技术,2006,29(23):137-139,142,4.
