现代电子技术2009，Vol.32Issue(3)：146-147,2.
基于Verilog计算精度可调的整数除法器的设计
Design of Integer Divider with Adjustable Precision Based on Verilog
摘要
关键词
整数除法/Verilog/处理速度/精确度分类
信息技术与安全科学引用本文复制引用
叶显阳,张海勇,皮代军,秦水介..基于Verilog计算精度可调的整数除法器的设计[J].现代电子技术,2009,32(3):146-147,2.基金项目
教育部"优秀青年教师资助计划"(教人司[2003]355) （教人司[2003]355）
留学回国人员科研启动基金 （）
2006年度教育部博士点基金项目 （）
贵州省优秀青年科技人才培养计划基金(合同号 （）
黔科合人字No.2013) （）
