| 注册
首页|期刊导航|计算机工程|基于FPGA的AES加/解密算法的可重构设计

基于FPGA的AES加/解密算法的可重构设计

王简瑜 张鲁国

计算机工程2008,Vol.34Issue(7):163-164,167,3.
计算机工程2008,Vol.34Issue(7):163-164,167,3.

基于FPGA的AES加/解密算法的可重构设计

Reconfigurable Design for Encryption/Decryption of AES Based on FPGA

王简瑜 1张鲁国1

作者信息

  • 1. 解放军信息工程大学信息工程学院,郑州,450002
  • 折叠

摘要

关键词

高级加密标准/现场可编程门阵列/可重构设计

分类

信息技术与安全科学

引用本文复制引用

王简瑜,张鲁国..基于FPGA的AES加/解密算法的可重构设计[J].计算机工程,2008,34(7):163-164,167,3.

基金项目

国家部委预研基金资助重点项目 ()

计算机工程

OA北大核心CSCDCSTPCD

1000-3428

访问量0
|
下载量0
段落导航相关论文