| 注册
首页|期刊导航|现代电子技术|基于FPGA/CPLD的占空比为1:n的n分频器的设计

基于FPGA/CPLD的占空比为1:n的n分频器的设计

何静 李清峰

现代电子技术2006,Vol.29Issue(8):17-18,2.
现代电子技术2006,Vol.29Issue(8):17-18,2.

基于FPGA/CPLD的占空比为1:n的n分频器的设计

Design of n Frequency Divider Whose Duty Ratio is 1 : n Based on FPGA/CPLD

何静 1李清峰1

作者信息

  • 1. 湖南商学院,湖南,长沙,410205
  • 折叠

摘要

关键词

Verilog HDL/CPLD/FPGA/数字逻辑电路设计/占空比/n分频器

分类

信息技术与安全科学

引用本文复制引用

何静,李清峰..基于FPGA/CPLD的占空比为1:n的n分频器的设计[J].现代电子技术,2006,29(8):17-18,2.

基金项目

湖南省自然科学基金项目(04JJ40048)资助 (04JJ40048)

现代电子技术

1004-373X

访问量0
|
下载量0
段落导航相关论文