|国家科技期刊平台
| 注册
首页|期刊导航|现代电子技术|基于Verilog语言的可预置加减计数器的设计

基于Verilog语言的可预置加减计数器的设计

胡滨

现代电子技术2007，Vol.30Issue(16)：177-178,181,3.
✕
现代电子技术2007，Vol.30Issue(16)：177-178,181,3.

基于Verilog语言的可预置加减计数器的设计

Design of Reversible Counter Based on Verilog HDL

胡滨1

作者信息

  • 1. 西安邮电学院,陕西,西安,710061
  • 折叠

摘要

关键词

Verilog HDL/可逆计数器/ModelSim/可预置加减计数器

分类

信息技术与安全科学

引用本文复制引用

胡滨..基于Verilog语言的可预置加减计数器的设计[J].现代电子技术,2007,30(16):177-178,181,3.

现代电子技术

OACSTPCD

1004-373X

访问量3
|
下载量0
段落导航相关论文