| 注册
首页|期刊导航|计算机工程|基于SHARC DSP芯片的并行加速板性能研究

基于SHARC DSP芯片的并行加速板性能研究

高曙 孙元龙 高洁

计算机工程2003,Vol.29Issue(1):23-25,3.
计算机工程2003,Vol.29Issue(1):23-25,3.

基于SHARC DSP芯片的并行加速板性能研究

Research on the Performance of the Parallel Accelerating Board Based on the SHARC DSP Chip

高曙 1孙元龙 2高洁1

作者信息

  • 1. 武汉理工大学计算机学院,武汉,430063
  • 2. 武汉数字工程研究所,武汉,430074
  • 折叠

摘要

关键词

SHARC/DSP/并行算法/加速比

分类

信息技术与安全科学

引用本文复制引用

高曙,孙元龙,高洁..基于SHARC DSP芯片的并行加速板性能研究[J].计算机工程,2003,29(1):23-25,3.

基金项目

国家自然科学基金项目(60173046) (60173046)

湖北省自然科学基金项目(2000j153) (2000j153)

计算机工程

OA北大核心CSCDCSTPCD

1000-3428

访问量0
|
下载量0
段落导航相关论文