北京大学学报（自然科学版）2009，Vol.45Issue(2)：233-237,5.
高速并行BCH译码器的VLSI设计
High-Speed Parallel BCH Decoder Circuit in VLSI
金婕 1于敦山1
作者信息
- 1. 北京大学信息科学技术学院微电子系,北京,100871
- 折叠
摘要
关键词
并行BCH译码器/判决树/并行伴随式计算/错误位置多项式分类
信息技术与安全科学引用本文复制引用
金婕,于敦山..高速并行BCH译码器的VLSI设计[J].北京大学学报（自然科学版）,2009,45(2):233-237,5.
