数据采集与处理2005，Vol.20Issue(3)：268-271,4.
分数倍抽样率转换器的时变网络结构及其FPGA实现
Time-Varying Network Architecture of Fractional Multiple Sampling Rate Converter and Its FPGA Implementation
李菊 1陈禾 1何佩琨 1吴嗣亮1
作者信息
- 1. 北京理工大学电子工程系,北京,100081
- 折叠
摘要
关键词
分数倍抽样率转换器/多相结构/时变网络结构/现场可编程门阵列分类
信息技术与安全科学引用本文复制引用
李菊,陈禾,何佩琨,吴嗣亮..分数倍抽样率转换器的时变网络结构及其FPGA实现[J].数据采集与处理,2005,20(3):268-271,4.
