舰船电子工程2009，Vol.29Issue(9)：32-33,71,3.
一种基于FPGA的并行Viterbi译码器实现方案
A Parellel Method of Viterbi Decoding Based on FPGA
林豫彬 1杨曦1
作者信息
- 1. 海军大连舰艇学院信息与通信工程系,大连,116018
- 折叠
摘要
关键词
卷积码/最大似然算法/Viterbi算法/FPGA(现场可编程门阵列)分类
信息技术与安全科学引用本文复制引用
林豫彬,杨曦..一种基于FPGA的并行Viterbi译码器实现方案[J].舰船电子工程,2009,29(9):32-33,71,3.
