河南科技大学学报（自然科学版）2008，Vol.29Issue(6)：34-37,4.
基于FPGA的快速浮点除法器IP核的实现
Implementation of Rapid Floating-point Division IP Core Based on FPGA
摘要
关键词
现场可编程门阵列/EDA/快速浮点除法器/IP核分类
信息技术与安全科学引用本文复制引用
栗素娟,阎保定,朱清智..基于FPGA的快速浮点除法器IP核的实现[J].河南科技大学学报（自然科学版）,2008,29(6):34-37,4.基金项目
河南省教育厅自然科学基金项目(200610464031) （200610464031）
