空间电子技术2009，Vol.6Issue(1)：40-43,102,5.
准循环LDPC码译码器的FPGA实现
An FPGA Implementation of QC-LDPC Decoder
何庆涛 1周正 1葛建华1
作者信息
- 1. 西安电子科技大学ISN国家重点实验室,西安,710071
- 折叠
摘要
关键词
低密度校验码/最小和算法/部分并行结构/译码器分类
信息技术与安全科学引用本文复制引用
何庆涛,周正,葛建华..准循环LDPC码译码器的FPGA实现[J].空间电子技术,2009,6(1):40-43,102,5.基金项目
国家自然科学基金资助项目(60496316) （60496316）
