电讯技术2007，Vol.47Issue(3)：45-47,3.
基于锁相环的时钟相位插值电路设计与实现
Design and Realization of a Clock Phase Interpolator Circuit Based on PLL
摘要
关键词
以太网/收发器/时钟恢复电路/锁相环/相位插值/压控振荡器分类
信息技术与安全科学引用本文复制引用
段营,戎蒙恬,孙劲飞,诸悦..基于锁相环的时钟相位插值电路设计与实现[J].电讯技术,2007,47(3):45-47,3.基金项目
国家自然科学基金委创新研究群体基金项目资助(60521002) （60521002）
上海市科学技术委员会资助项目(0370620022) （0370620022）
上海-应用材料研究与发展项目资助(0210) （0210）
