基于PCI总线的边界扫描主控器的FPGA设计与实现OA北大核心CSCD
FPGA Design and Realization of the Boundary Scan Master Controller Based on PCI-bus
在分析边界扫描测试技术的工作机制对测试主控系统的功能需求基础上,提出了一种基于PCI总线采用FPGA实现的低成本边界扫描测试主控器的硬件设计方案.该系统以PC机为平台,利用FPGA器件设计实现JTAG主控芯核,并在主控器芯核内加入FIFO,提高了PCI总线的传送速率,使用户能够利用计算机方便的组成一个边界扫描测试系统.经仿真和测试实践表明,该系统产生的测试信号完全满足IEEE1149.1协议的时序要求,对支持IEEE1149.1协议的芯片进行功能…查看全部>>
朱华贵;何光普;陈光(礻禹)
江西财经大学,电子学院,江西,南昌,330013电子科技大学,自动化工程学院,四川,成都,610054电子科技大学,自动化工程学院,四川,成都,610054
自科综合
JTAG边界扫描FPGAPCI测试系统
《四川师范大学学报（自然科学版）》 2005 (4)
基于联合时频分析和神经网络的非线性模拟电路测试研究
501-504,4
国家自然科学基金资助项目(60372001)
评论