| 注册
首页|期刊导航|半导体学报|CEE-Gr:一个在多约束下进行性能优化的总体布线器

CEE-Gr:一个在多约束下进行性能优化的总体布线器

张凌 经彤 洪先龙 许静宇 Xiong Jinjun He Lei

半导体学报2004,Vol.25Issue(5):508-515,8.
半导体学报2004,Vol.25Issue(5):508-515,8.

CEE-Gr:一个在多约束下进行性能优化的总体布线器

CEE-Gr:A Global Router with Performance Optimization Under Multi-Constraints

张凌 1经彤 1洪先龙 1许静宇 1Xiong Jinjun 2He Lei2

作者信息

  • 1. 清华大学计算机科学与技术系,北京,100084
  • 2. Department of Electrical Engineering,UC at Los Angeles,Los Angeles,CA 90095-1594,USA
  • 折叠

摘要

Abstract

A global routing algorithm with performance optimization under multi-constraints is proposed,which studies RLC coupling noise,timing performance,and routability simultaneously at global routing level.The algorithm is implemented and the global router is called CEE-Gr.The CEE-Gr is tested on MCNC benchmarks and the experimental results are promising.

关键词

VLSI/ULSI/布图设计/总体布线/多约束/性能优化

Key words

VLSI/ULSI/physical design/global routing/multi-constraints/performance optimization

分类

信息技术与安全科学

引用本文复制引用

张凌,经彤,洪先龙,许静宇,Xiong Jinjun,He Lei..CEE-Gr:一个在多约束下进行性能优化的总体布线器[J].半导体学报,2004,25(5):508-515,8.

基金项目

国家高技术研究发展计划(批准号:2002AA1Z1460),高校博士点基金(批准号:20020003008),清华大学骨干人才支持计划(批准号:[2002]4),国家自然科学基金(批准号:60121120706,60176016)和美国自然科学基金(批准号:CCR-0096383)资助项目 (批准号:2002AA1Z1460)

半导体学报

OA北大核心CSCDCSTPCD

1674-4926

访问量0
|
下载量0
段落导航相关论文