|国家科技期刊平台
| 注册
首页|期刊导航|半导体学报|集成电路的连线时延及其在版图设计中的估算

集成电路的连线时延及其在版图设计中的估算

陈春鸿 唐璞山

半导体学报Issue(7)：531,1.
✕
半导体学报Issue(7)：531,1.

集成电路的连线时延及其在版图设计中的估算

陈春鸿 1唐璞山1

作者信息

  • 1. 复旦大学电子工程系
  • 折叠

摘要

关键词

集成电路/制造工艺/连线时延/版图设计

分类

信息技术与安全科学

引用本文复制引用

陈春鸿,唐璞山..集成电路的连线时延及其在版图设计中的估算[J].半导体学报,1997,(7):531,1.

半导体学报

OA北大核心CSCD

1674-4926

访问量2
|
下载量0
段落导航相关论文