现代电子技术2005，Vol.28Issue(18)：77-78,83,3.
基于VHDL语言的组合乘法器设计与仿真
Design and Simulation of Combinational Multiplier Based on VHDL Language
刘姝延 1吴志 2丁红 1马秋明1
作者信息
- 1. 烟台师范学院,物理与电子工程学院,山东,烟台,264025
- 2. 烟台师范学院,基建处,山东,烟台,264025
- 折叠
摘要
关键词
VHDL/组合乘法器/左移法/进位节省法分类
信息技术与安全科学引用本文复制引用
刘姝延,吴志,丁红,马秋明..基于VHDL语言的组合乘法器设计与仿真[J].现代电子技术,2005,28(18):77-78,83,3.
