文中运用VHDL语言,采用Top To Down的方法,实现8位数字频率计,并利用Isp Expert集成开发环境进行编辑、综合、波形仿真,并下载到CPLD器件中,经实际电路测试,该系统系统性能可靠.
作者：谢煜;黄为
作者单位：商丘师范学院,物理系,河南,商丘,476000西南交通大学,电气工程学院,四川,成都,610031
分类：信息技术与安全科学
中文关键词：EDAVHDL数字频率计波形仿真CPLD
刊名：《现代电子技术》 2003 (14)
页码/页数：78-80,84,4
评论