现代电子技术2007，Vol.30Issue(15)：90-92,96,4.
(2,1,7)卷积码Viterbi译码器FPGA实现方案
FPGA Implementation in the Viterbi Decoding Scheme of(2,1,7)Convolutional Code
韩可 1邓中亮 1施乐宁2
作者信息
- 1. 北京邮电大学,电子工程学院,北京,100876
- 2. 北京航空航天大学,电子信息工程学院,北京,100083
- 折叠
摘要
关键词
Viterbi译码/FPGA/卷积码/寄存器交换/回溯分类
信息技术与安全科学引用本文复制引用
韩可,邓中亮,施乐宁..(2,1,7)卷积码Viterbi译码器FPGA实现方案[J].现代电子技术,2007,30(15):90-92,96,4.
