首页|期刊导航|舰船电子工程|一种用于FPGA流水线设计的时钟技术

一种用于FPGA流水线设计的时钟技术OA

A Clocking Technique Used in FPGA Pipelined Designs

中文摘要

介绍了一种时钟流水线技术--单脉冲流水线(PP-流水线),它可用于在FPGA中实现异步流水线操作.加入数据完成电路,利用可变的数据处理时间,这种技术亦可用于同步流水线设计.PP-流水线还可以降低流水线电路的时钟树功耗.这些应用可通过FPGA电路的综合后模拟得到验证.

周冬成;王永斌

海军工程大学电子工程学院,武汉,430033海军工程大学电子工程学院,武汉,430033

信息技术与安全科学

流水线FPGA时钟

《舰船电子工程》 2005 (6)

91-94,4

评论

您当前未登录!去登录点击加载更多...