湖南大学学报（自然科学版）2001，Vol.28Issue(4)：99-103,5.
RTL组合电路描述的Verilog HDL编译器的设计
A Verilog HDL Compiler for RTL Combinational Circuits
摘要
关键词
Verilog HDL/ISCAS 85/89 Benchmark/寄存器传送级描述/编译器/电路测试分类
信息技术与安全科学引用本文复制引用
陈骥,邝继顺,张大方..RTL组合电路描述的Verilog HDL编译器的设计[J].湖南大学学报（自然科学版）,2001,28(4):99-103,5.
