| 注册
首页|期刊导航|计算机工程|SoC设计中的时钟低功耗技术

SoC设计中的时钟低功耗技术

王延升 刘雷波

计算机工程2009,Vol.35Issue(24):257-258,261,3.
计算机工程2009,Vol.35Issue(24):257-258,261,3.

SoC设计中的时钟低功耗技术

Clock Low Power Consumption Technique in SoC Design

王延升 1刘雷波1

作者信息

  • 1. 清华大学微电子学研究所,北京,100084
  • 折叠

摘要

关键词

时钟/动态时钟管理/门控时钟/低功耗时钟树综合

Key words

clock/dynamic clock management/gated clock/low power consumption Clock Tree Synthesis(CTS)

分类

自科综合

引用本文复制引用

王延升,刘雷波..SoC设计中的时钟低功耗技术[J].计算机工程,2009,35(24):257-258,261,3.

基金项目

国家自然科学基金资助项目(60676012, 60506017) (60676012, 60506017)

计算机工程

OA北大核心CSCDCSTPCD

1000-3428

访问量6
|
下载量0
段落导航相关论文