华侨大学学报（自然科学版）2009，Vol.30Issue(6)：720-722,3.
FPGA的可靠时钟设计方案
Reliable Clock Design for FPGA
摘要
Abstract
Six clock design measures for the field programmable gate array (FPGA) are described in this paper which preset a credible clock design according to the setup time,hold time and synchronous principle.We can make the FPGA design more convenient and make the FPGA system work more stably and credibly if we use these clock design measures.关键词
现场可编程门阵列/时钟设计/同步设计/建立时间/保持时间Key words
field programmable gate array/clock design/synchronous design/setup time/hold time分类
信息技术与安全科学引用本文复制引用
刘一平,叶媲舟,凌朝东..FPGA的可靠时钟设计方案[J].华侨大学学报（自然科学版）,2009,30(6):720-722,3.基金项目
福建省自然科学基金资助项目(A0640005) （A0640005）
厦门市科技计划项目(3502Z20073037, 3502Z20080010) （3502Z20073037, 3502Z20080010）
