通信学报Issue(11)：165-170,6.DOI:10.3969/j.issn.1000-436x.2012.11.021
基于FPGA的部分并行QC-LDPC译码器高效存储方法
Efficient storage method for FPGA-based partially parallel QC-LDPC decoder
摘要
Abstract
10.3969/j.issn.1000-436x.2012.11.021关键词
LDPC码/译码器/部分并行/高效存储/FPGA实验Key words
LDPC code/decoder/partially parallel/efficient storage/FPGA implementation分类
信息技术与安全科学引用本文复制引用
袁瑞佳,白宝明..基于FPGA的部分并行QC-LDPC译码器高效存储方法[J].通信学报,2012,(11):165-170,6.基金项目
国家重点基础研究发展计划(“973”计划)基金资助项目(2012CB316100) （“973”计划）
国家自然科学基金资助项目(60972046) （60972046）
国家科技重大专项基金资助项目(2010ZX03003-003) （2010ZX03003-003）
通信网信息传输与分发技术重点实验室开放课题基金资助项目(ITD-U1007) （ITD-U1007）
