计算机工程2014，Vol.40Issue(4)：262-268,7.DOI:10.3969/j.issn.1000-3428.2014.04.051
快速全数字逐次逼近寄存器延时锁定环的设计
Design of Fast All Digital Successive Approximation Register Delay-locked Loop
摘要
关键词
延时锁定环/谐波锁定/时钟偏差/死锁/锁定时间/逐次逼近寄存器Key words
delay-locked loop/harmonic lock/clock skew/dead lock/lock time/Successive Approximation Register(SAR)分类
信息技术与安全科学引用本文复制引用
徐太龙,薛峰,蔡志匡,郑长勇..快速全数字逐次逼近寄存器延时锁定环的设计[J].计算机工程,2014,40(4):262-268,7.基金项目
安徽省高等学校省级自然科学研究基金资助项目(KJ2013A071) （KJ2013A071）
安徽省高校优秀青年人才基金资助项目(2012SQRL013ZD). （2012SQRL013ZD）
