计算机工程与科学2014，Vol.36Issue(12)：2355-2360,6.DOI:10.3969/j.issn.1007-130X.2014.12.016
面向门级网表的VLSI三模冗余加固设计
Triple modular redundancy design for VLSI gate level netlist
摘要
关键词
可靠性/三模冗余/时序单元/组合逻辑/门级网表Key words
reliability/triple modular redundancy (TMR)/sequential element/combinational logic/gate-level netlist分类
信息技术与安全科学引用本文复制引用
徐冉冉,孟海波,桂小琰,申小伟,安述倩..面向门级网表的VLSI三模冗余加固设计[J].计算机工程与科学,2014,36(12):2355-2360,6.基金项目
国家自然科学基金资助项目(61204047,61202059) （61204047,61202059）
计算机体系结构国家重点实验室开放课题(CARCH201203) （CARCH201203）
北京市教委科技计划面上资助项目(KM201210028004) （KM201210028004）
