空间电子技术2015，Vol.12Issue(2)：68-71,4.DOI:10.3969/j.issn.1674-7135.2015.02.016
基于FPGA最大迭代次数可变的LDPC译码器设计
A Max Iterative Variable LDPC Decoder Based on FPGA
谢天娇 1袁瑞佳 1陈超1
作者信息
- 1. 中国空间技术研究院西安分院,西安710000
- 折叠
摘要
关键词
LDPC译码器/部分并行/FPGA/最大迭代次数可变引用本文复制引用
谢天娇,袁瑞佳,陈超..基于FPGA最大迭代次数可变的LDPC译码器设计[J].空间电子技术,2015,12(2):68-71,4.
