基于DDR2 SDRAM乒乓双缓冲的高速数据收发系统设计OA北大核心CSTPCD
High-Speed Data Transceiver System Based on DDR2 SDRAM Ping-Pong Double Buffering
在高速数据收发系统设计中,首先需要解决的问题是实时数据的高速缓存,然而FPGA内部有限的存储资源无法满足海量数据缓存的要求。为了解决系统中海量数据的缓存问题,系统创新提出了一种基于DDR2 SDRAM的乒乓双缓冲设计方案。方案设计了两路基于DDR2 SDRAM的大容量异步FIFO,通过FPGA内部选择逻辑实现两条通路间的乒乓操作,从而实现数据的高速缓存。实验结果表明,基于DDR2 SDRAM的数据收发系统实现了每路512 Mbit的缓存空间…查看全部>>
In the high-speed data transceiver system design, the first problem to be solved is the real-time data cache,However,the limited memory resources of FPGA can not meet the requirements of massive data cache,To solve the problem of system cache huge amounts of data,the system proposed ping-pong double buffering innovative design based on the DDR2 SDRAM. Design of two-way high-capacity asynchronous FIFO based on DDR2 SDRAM, selection logic operations to achieve…查看全部>>
刘杰;赛景波
北京工业大学电控学院，北京100022北京工业大学电控学院，北京100022
信息技术与安全科学
高速数据收发乒乓双缓冲DDR2 SDRAM技术异步FIFO
high-speed data transceiver systemping-pong double bufferingDDR2 SDRAM Technologyasyn-chronous FIFO
《电子器件》 2015 (3)
650-654,5
评论