|国家科技期刊平台
| 注册
首页|期刊导航|物联网技术|基于FPGA的32位循环型除法器设计

基于FPGA的32位循环型除法器设计

李文彬 陈金鹰 王惟洁 任小强

物联网技术Issue(11)：62-63,2.
✕
物联网技术Issue(11)：62-63,2.

基于FPGA的32位循环型除法器设计

李文彬 1陈金鹰 1王惟洁 1任小强1

作者信息

  • 1. 成都理工大学，四川 成都 610059
  • 折叠

摘要

关键词

Verilog HDL/FPGA/循环/除法器

分类

信息技术与安全科学

引用本文复制引用

李文彬,陈金鹰,王惟洁,任小强..基于FPGA的32位循环型除法器设计[J].物联网技术,2014,(11):62-63,2.

物联网技术

2095-1302

访问量0
|
下载量0
段落导航相关论文