基于 FPGA 的高速并行数据传输系统OA
High Speed Parallel Data Transmission System Based on FPGA
该系统以 FPGA 为核心，通过两个彼此独立的 FPGA 核心板构成高速并行数据传输系统的发送端和接收端。传输协议采用12bit 有效数据带宽、5位循环冗余码进行校验编码（CRC），总线传输速率可达24Mbps 以上。接收端成功接收完数据后可通过液晶屏显示数据内容，通过 RS232总线上传至 PC 机进行分析，传输速率9600bps 。传输过程中通过核心板上的 LED 指示灯指示传输线路状态。整个系统模块化程度好、集成度高，充分发挥单片机灵活实用…查看全部>>
This system takes FPGA as the core ,while the sender and the receiver of high‐speed parallel data transmis‐sion system have been constituted by two independent FPGA core boards .Transfer protocol adopts 12 bit effective data bandwidth and five cyclic redundancy check code(CRC) ,and transmission rate of bus can reach more than 24 megabits per second .The receiver can be displayed panel data content by LCD after successfully receiving the data which is analyze…查看全部>>
赵亚范;王坤;杨帆;毕涛
海军航空工程学院基础实验部 烟台 264001海军航空工程学院基础部 烟台 264001海军航空工程学院基础实验部 烟台 264001海军航空工程学院基础实验部 烟台 264001
信息技术与安全科学
FPGA校验编码并行传输RS232
FPGAcheck codeparellel data transmissionRS232
《舰船电子工程》 2015 (9)
75-77,3
评论