电子科技2016，Vol.29Issue(2)：145-147,3.DOI:10.16180/j.cnki.issn1007-7820.2016.02.039
双套冗余雷达点迹处理硬件设计与算法实现
Hardware Framework Design and Plots Processing Development in Double Redundancy Radar System
摘要
关键词
FPGA+ DSP/硬件架构/点迹处理/工程实现分类
信息技术与安全科学引用本文复制引用
颜波涛,万卫华..双套冗余雷达点迹处理硬件设计与算法实现[J].电子科技,2016,29(2):145-147,3.基金项目
国家科技支撑计划基金资助项目(2011BAH24B06) （2011BAH24B06）
