高速图像采集系统中的SDRAM缓存模块设计磁OACSTPCD
SDRAM Cache Design of High-speed Image Acquisition System
在数字视频图像采集及其实时显示系统中，由于前端传感器采集速度过快，一般与后端显示系统时钟不匹配，大量的数据需要先进行缓存再输入给后端的显示模块。针对以上问题，在研究SDRAM 原理和时序的基础上，采用verilog语言，成功实现基于FPGA的SDRAM控制器设计，同时利用FIFO缓存数据很好地解决了前端数据采集和后端视频显示异步时钟域的数据交换问题，实现了SDRAM缓存数据的功能。论文详细介绍各模块的原理和实现方法，实验仿真及结果表明，设计实现的…查看全部>>
In the digital video image acquisition and real‐time display system ,since the front sensor collects too fast ,u‐sually with back‐end display system clock does not match the amount of data you need to re‐enter the cache to the backend of the display module .To solve these problems ,on the basic research of principles and timing of SDRAM ,using verilog lan‐guage ,the successful implementation of FPGA‐based controller design of SDRAM ,while taking advantage of…查看全部>>
程光伟;陈玲玲
西安工业大学电子信息工程学院西安 710021西安工业大学电子信息工程学院西安 710021
计算机与自动化
FPGA技术SDRAM控制器FIFO缓存异步时钟跨时钟域传输
FPGA technologycontrol of SDRAMFIFO bufferasynchronous clocktransfer cross clock domain
《计算机与数字工程》 2016 (3)
538-541,4
评论