基于改进的 Booth 编码和 Wallace 树的乘法器优化设计OACSTPCD
AN OPTIMISED DESIGN OF MULTIPLIER BASED ON IMPROVED BOOTH ENCODING AND WALLACE TREE
针对当前乘法器设计难于兼顾路径延时和版图面积的问题，设计一种新型的32位有符号数乘法器结构。其特点是：采用改进的 Booth 编码，生成排列规则的部分积阵列，所产生的电路相比于传统的方法减小了延时与面积；采用由改进的4－2压缩器和3－2压缩器相结合的新型 Wallace 树压缩结构，将17个部分积压缩为2个部分积只需经过10级异或门延时，有效地提高了乘法运算的速度。设计使用 FPGA 开发板进行测试，并采用基于 SMIC 0．18μm 的标准单元…查看全部>>
According to the problem that multiplier can’t take into account both the path delay and layout area,we proposed a novel structure of 32 bit signed multiplier.Its characteristics are:the multiplier uses the improved Booth encoding to generate a partial product array ranging regularly,and the circuit it brought forth reduces the delay and area compared with traditional method;it employs the improved novel Wallace tree compressing structure which is the combin…查看全部>>
石敏;王耿;易清明
暨南大学信息科学技术学院 广东 广州 510632暨南大学信息科学技术学院 广东 广州 510632暨南大学信息科学技术学院 广东 广州 510632
信息技术与安全科学
乘法器Booth 编码部分积阵列Wallace 树
MultiplierBooth encodingPartial product arrayWallace tree
《计算机应用与软件》 2016 (5)
13-16,4
广东省工程技术研究中心项目（2012gczx A003）。
评论