基于FPGA的DDR3SDRAM控制器的设计与优化OA
Design and Optimization of DDR3 SDRAM Controller Based on FPGA
为解决超高速采集系统中的数据缓存问题,文中基于Xilinx Kintex-7 FPGA MIG_v1.9 IP核进行了DDR3SDRAM控制器的编写,分析并提出了提高带宽利用率的方法.最终将其进行类FIFO接口的封装,屏蔽掉了DDR3 IP核复杂的用户接口,为DDR3数据流缓存的实现提供便利.系统测试表明,该设计满足大容量数据缓存要求,并具有较强的可移植性.
宋明;赵英潇;林钱强
国防科学技术大学电子科学与工程学院,湖南长沙410073国防科学技术大学电子科学与工程学院,湖南长沙410073国防科学技术大学电子科学与工程学院,湖南长沙410073
信息技术与安全科学
FPGADDR3 SDRAMMIG读写控制器状态机
《电子科技》 2016 (11)
47-50,4
评论