信息技术与网络安全2018，Vol.37Issue(3)：113-116,121,5.DOI:10.19358/j.issn.2096-5133.2018.03.027
一种低抖动快锁定的时钟数据恢复电路设计
Design of a low jitter and fast locking clock and date recovery circuit
胡腾飞 1方毅 2黄鲁1
作者信息
- 1. 中国科学技术大学电子科学与技术系,安徽合肥230027
- 2. 中国科学技术大学信息科学技术实验中心,安徽合肥230027
- 折叠
摘要
关键词
锁相环/延迟锁相换/时钟数据恢复分类
电子信息工程引用本文复制引用
胡腾飞,方毅,黄鲁..一种低抖动快锁定的时钟数据恢复电路设计[J].信息技术与网络安全,2018,37(3):113-116,121,5.
