太赫兹科学与电子信息学报2018，Vol.16Issue(4)：735-741,7.DOI:10.11805/TKYDA201804.0735
一种基于时延配置表的FPGA静态时序分析算法
A FPGA static timing analysis algorithm based on delay collocation table
摘要
关键词
现场可编程门阵列/静态时序分析/配置表/关键路径分类
信息技术与安全科学引用本文复制引用
喻伟,陈恩耀,马海燕,祝周荣,宋雷军,王永孟..一种基于时延配置表的FPGA静态时序分析算法[J].太赫兹科学与电子信息学报,2018,16(4):735-741,7.基金项目
国防基础科研计划资助项目(JCKY2016203B11) （JCKY2016203B11）
