| 注册
首页|期刊导航|电子器件|低电压SRAM测试电路设计与实现

低电压SRAM测试电路设计与实现

蔡志匡 王昌强 王荧 荣佑丽 吕凯 肖建

电子器件2018,Vol.41Issue(6):1394-1400,7.
电子器件2018,Vol.41Issue(6):1394-1400,7.DOI:10.3969/j.issn.1005-9490.2018.06.009

低电压SRAM测试电路设计与实现

Design and Implementation of Low Voltage SRAM Built-In Self-Test Circuit

蔡志匡 1王昌强 2王荧 1荣佑丽 1吕凯 1肖建1

作者信息

  • 1. 南京邮电大学电子与光学工程学院,南京210023
  • 2. 东南大学生物科学与医学工程学院,南京210096
  • 折叠

摘要

关键词

低电压SRAM/DFT/内建自测试/故障覆盖率

分类

信息技术与安全科学

引用本文复制引用

蔡志匡,王昌强,王荧,荣佑丽,吕凯,肖建..低电压SRAM测试电路设计与实现[J].电子器件,2018,41(6):1394-1400,7.

基金项目

国家自然科学基金项目(61504065,61504061,61501261) (61504065,61504061,61501261)

江苏省自然科学基金项目(BK20150848) (BK20150848)

南京邮电大学引进人才科研启动基金项目(NY214157) (NY214157)

电子器件

OA北大核心CSTPCD

1005-9490

访问量0
|
下载量0
段落导航相关论文