首页|期刊导航|高技术通讯|基于电路结构的测试捕获功耗优化方法

基于电路结构的测试捕获功耗优化方法

许超陈华军郝守青卢新元章隆兵

高技术通讯2019，Vol.29Issue(5)：413-422,10.

高技术通讯2019，Vol.29Issue(5)：413-422,10.DOI:10.3772/j.issn.1002-0470.2019.05.001

基于电路结构的测试捕获功耗优化方法

A test-capture-power optimization method based on circuit structure

许超 ¹陈华军 ²郝守青 ³卢新元 ⁴章隆兵²

作者信息

1. 计算机体系结构国家重点实验室(中国科学院计算技术研究所) 北京100190
2. 中国科学院计算技术研究所北京100190
3. 中国科学院大学北京100049
4. 龙芯中科技术有限公司北京100190
折叠

摘要

关键词

扫描单元/电路结构/测试捕获功耗/时钟控制结构/数据捕获违例

引用本文复制引用

许超,陈华军,郝守青,卢新元,章隆兵..基于电路结构的测试捕获功耗优化方法[J].高技术通讯,2019,29(5):413-422,10.

基金项目

国家"核高基"科技重大专项课题(2009ZX01028-002-003, 2009ZX01029-001-003, 2010ZX01036-001-002, 2012ZX01029-001-002-002, 2014ZX01020201, 2014ZX01030101),国家自然科学基金(61521092,61432016,61222204)和中国科学院重点部署项目(ZDRW-XH-2017-1)资助项目. （2009ZX01028-002-003, 2009ZX01029-001-003, 2010ZX01036-001-002, 2012ZX01029-001-002-002, 2014ZX01020201, 2014ZX01030101）

高技术通讯

OA北大核心CSTPCD

ISSN：1002-0470

访问量0

下载量0

段落导航