电子科技大学学报2019，Vol.48Issue(4)：492-497,6.DOI:10.3969/j.issn.1001-0548.2019.04.003
65 nm闪存芯片擦除时间退化的优化设计
Optimization of Erase Time Degradation in 65nm NOR Flash Memory Chips
摘要
关键词
擦除退化/闪存/氧化层陷阱/可靠性/阶梯脉冲电压分类
信息技术与安全科学引用本文复制引用
刘璟,谢元禄,霍长兴,呼红阳,张坤,毕津顺,刘明..65 nm闪存芯片擦除时间退化的优化设计[J].电子科技大学学报,2019,48(4):492-497,6.基金项目
国家自然科学基金(61888102, 61821091) （61888102, 61821091）
