现代电子技术2019，Vol.42Issue(6)：69-71,75,4.DOI:10.16652/j.issn.1004-373x.2019.06.017
基于FPGA的全数字延时锁相环的设计
Design of all-digital delay-locked loop based on FPGA
摘要
关键词
全数字延时锁相环/锁相精度/时钟延时/QuartusⅡ/现场可编程门阵列/电路仿真分类
信息技术与安全科学引用本文复制引用
李锐,田帆,邓贤君,单长虹..基于FPGA的全数字延时锁相环的设计[J].现代电子技术,2019,42(6):69-71,75,4.基金项目
湖南省教育厅重点项目资助(14A119) （14A119）
