| 注册
首页|期刊导航|高技术通讯|基于标准DDR总线的内存扩展芯片的设计与实现

基于标准DDR总线的内存扩展芯片的设计与实现

赵阳洋 陈明宇 金旭 阮元 张雪琳

高技术通讯2020,Vol.30Issue(3):233-239,7.
高技术通讯2020,Vol.30Issue(3):233-239,7.DOI:10.3772/j.issn.1002-0470.2020.03.003

基于标准DDR总线的内存扩展芯片的设计与实现

Design and implementation of memory extension chip based on standard DDR bus

赵阳洋 1陈明宇 2金旭 1阮元 2张雪琳3

作者信息

  • 1. 中国科学院计算技术研究所计算机体系结构国家重点实验室 北京 100190
  • 2. 中国科学院大学 北京 100049
  • 3. 鹏城实验室 深圳 518055
  • 折叠

摘要

关键词

内存缓冲/内存加速/内存扩展/内存智能化/近数据处理

引用本文复制引用

赵阳洋,陈明宇,金旭,阮元,张雪琳..基于标准DDR总线的内存扩展芯片的设计与实现[J].高技术通讯,2020,30(3):233-239,7.

基金项目

国家重点研发计划(2017YFB1001602)和中国科学院战略性先导专项(XDA06010401)资助项目. (2017YFB1001602)

高技术通讯

OACSTPCD

1002-0470

访问量0
|
下载量0
段落导航相关论文