| 注册
首页|期刊导航|计算机与数字工程|高性能小数分频锁相环的研究与实现

高性能小数分频锁相环的研究与实现

谢雷 陈海燕 陈建军

计算机与数字工程2019,Vol.47Issue(11):2651-2655,5.
计算机与数字工程2019,Vol.47Issue(11):2651-2655,5.DOI:10.3969/j.issn.1672-9722.2019.11.001

高性能小数分频锁相环的研究与实现

Research and Implementation of High Performance Fractional PLL

谢雷 1陈海燕 1陈建军1

作者信息

  • 1. 国防科技大学计算机学院 长沙 410073
  • 折叠

摘要

关键词

锁相环/小数分频/小数杂散/DAC噪声补偿

分类

信息技术与安全科学

引用本文复制引用

谢雷,陈海燕,陈建军..高性能小数分频锁相环的研究与实现[J].计算机与数字工程,2019,47(11):2651-2655,5.

基金项目

国家自然科学基金重点项目(编号:61434007) (编号:61434007)

国家自然科学青年基金项目(编号:61804180)资助. (编号:61804180)

计算机与数字工程

OACSTPCD

1672-9722

访问量2
|
下载量0
段落导航相关论文