|国家科技期刊平台
| 注册
首页|期刊导航|高技术通讯|处理器访存子系统关键队列的性能建模

处理器访存子系统关键队列的性能建模

李文青 吴畏 章隆兵 肖俊华 王剑

高技术通讯2020，Vol.30Issue(7)：655-665,11.
✕
高技术通讯2020，Vol.30Issue(7)：655-665,11.DOI:10.3772/j.issn.1002-0470.2020.07.001

处理器访存子系统关键队列的性能建模

Performance modeling of key queues in processor memory subsystem

李文青 1吴畏 2章隆兵 1肖俊华 2王剑1

作者信息

  • 1. 计算机体系结构国家重点实验室(中国科学院计算技术研究所) 北京100190
  • 2. 中国科学院大学 北京100049
  • 折叠

摘要

关键词

处理器设计空间探索/访存子系统/软件模拟器/回归模型

引用本文复制引用

李文青,吴畏,章隆兵,肖俊华,王剑..处理器访存子系统关键队列的性能建模[J].高技术通讯,2020,30(7):655-665,11.

基金项目

国家自然科学基金(61432016,61521092)和中国科学院重点部署(ZDRW-XH-2017-1)资助项目. （61432016,61521092）

高技术通讯

OACSTPCD

1002-0470

访问量0
|
下载量0
段落导航相关论文