电子学报2020，Vol.48Issue(9)：1703-1710,8.DOI:10.3969/j.issn.0372-2112.2020.09.006
一种应用于阵列TDC的低抖动锁相环设计
Design of a Low Jitter Phase Locked Loop for Array TDC
摘要
关键词
锁相环/低抖动/相位噪声分类
信息技术与安全科学引用本文复制引用
吴金,孙亚伟,彭杰,郑丽霞,罗木昌,孙伟锋..一种应用于阵列TDC的低抖动锁相环设计[J].电子学报,2020,48(9):1703-1710,8.基金项目
国家重点研发计划(No.2016YFB0400904) （No.2016YFB0400904）
国家自然科学基金(No.61805036) （No.61805036）
江苏省自然科学基金(No.BK20181139) （No.BK20181139）
模拟集成电路重点实验室稳定支持项目(No.JCKY2019210C030) （No.JCKY2019210C030）
