面向嵌入式的卷积神经网络硬件加速器设计OA北大核心CSCDCSTPCD
Design of Hardware Accelerator for Embedded Convolutional Neural Network
近年来,随着神经网络模型越来越复杂,针对卷积神经网络推理计算所需内存空间过大,限制其在嵌入式设备上部署的问题,提出一种动态多精度定点数据量化硬件结构,使用定点数代替训练后推理过程中的浮点数执行卷积运算.结果表明,采用16位动态定点量化和并行卷积运算硬件架构,与静态量化策略相比,数据准确率高达97.96％,硬件单元的面积仅为13740门,且内存占用量和带宽需求减半.相比Cortex M4使用浮点数据做卷积运算,该硬件加速单元性能提升了90％以上.
唐蕊;焦继业;徐华昊
西安邮电大学 计算机学院,西安 710121西安邮电大学 计算机学院,西安 710121西安邮电大学 计算机学院,西安 710121
信息技术与安全科学
卷积神经网络嵌入式设备动态多精度定点数据量化并行卷积运算硬件架构
《计算机工程与应用》 2021 (4)
能效驱动的阵列指令邻接寻址SDR处理器类数据流体系结构
252-257,6
国家自然科学基金(61874087).