一种应用于软件定义互连系统的多协议SerDes电路OA北大核心CSCD
A Multi-Protocol SerDes Circuit for the Applications in Software Defined Interconnection System
为满足片上系统的柔性互连,提出一种应用于软件定义互连系统的1.0625～10.3125Gbps多协议Ser-Des电路结构.该电路采用统一架构实现不同协议的规范需求,通过一种1×QPLL+4×Lane PLL的时钟结构实现宽频点和低抖动的时钟输出,通过可编程的发送端前向反馈均衡器和接收端线性均衡器和判决反馈均衡器电路,实现最大32dB的插损补偿.测试结果表明,所设计的SerDes电路在10.3125Gbps速率下发送总抖动为21.2ps,随机抖动均方根值为633.7fs,最大功耗29.33mW/Gbps,发送端眼图和接收端抖动容限及误码率均能够满足FC-PI-4,RapidIO 3.0,10GBase-KR,1000Base-X的协议规范要求.
李沛杰;沈剑良;苑红晓;王永胜;夏云飞;张传波
中国人民解放军战略支援部队信息工程大学,河南郑州450002中国人民解放军战略支援部队信息工程大学,河南郑州45000232125 部队,山东济南250100天津市滨海新区信息技术创新中心,天津300457天津市滨海新区信息技术创新中心,天津300457中国人民解放军战略支援部队信息工程大学,河南郑州450002
信息技术与安全科学
软件定义互连SerDes时钟数据恢复锁相环高速串行收发器数模混合电路
《电子学报》 2021 (4)
817-823,7
国家科技重大专项核高基项目(No.2016ZX01012101)
评论