| 注册
首页|期刊导航|河北科技大学学报|基于FPGA的通用卷积层IP核设计

基于FPGA的通用卷积层IP核设计

安国臣 袁宏拓 韩秀璐 王晓君 侯雨佳

河北科技大学学报2021,Vol.42Issue(3):241-247,7.
河北科技大学学报2021,Vol.42Issue(3):241-247,7.DOI:10.7535/hbkd.2021yx03005

基于FPGA的通用卷积层IP核设计

Design of universal convolutional layer IP core based on FPGA

安国臣 1袁宏拓 1韩秀璐 1王晓君 1侯雨佳2

作者信息

  • 1. 河北科技大学信息科学与工程学院,河北石家庄 050018
  • 2. 石家庄外国语学校,河北石家庄 050022
  • 折叠

摘要

关键词

集成电路技术/卷积神经网络/FPGA/卷积层/设计参数化

分类

信息技术与安全科学

引用本文复制引用

安国臣,袁宏拓,韩秀璐,王晓君,侯雨佳..基于FPGA的通用卷积层IP核设计[J].河北科技大学学报,2021,42(3):241-247,7.

基金项目

国防科技重点实验室课题(6142205190401) (6142205190401)

河北科技大学学报

OA北大核心CSTPCD

1008-1542

访问量0
|
下载量0
段落导航相关论文