| 注册
首页|期刊导航|计算机工程|基于FPGA的稀疏化卷积神经网络加速器

基于FPGA的稀疏化卷积神经网络加速器

狄新凯 杨海钢

计算机工程2021,Vol.47Issue(7):189-195,204,8.
计算机工程2021,Vol.47Issue(7):189-195,204,8.DOI:10.19678/j.issn.1000-3428.0058640

基于FPGA的稀疏化卷积神经网络加速器

FPGA-based Accelerator for Sparse Convolutional Neutral Network

狄新凯 1杨海钢2

作者信息

  • 1. 中国科学院空天信息创新研究院,北京100094
  • 2. 中国科学院大学,北京100049
  • 折叠

摘要

关键词

卷积神经网络/稀疏性/现场可编程门阵列/并行加速器/数字信号处理器/加法树

分类

信息技术与安全科学

引用本文复制引用

狄新凯,杨海钢..基于FPGA的稀疏化卷积神经网络加速器[J].计算机工程,2021,47(7):189-195,204,8.

基金项目

国家自然科学基金(61876172) (61876172)

北京市科委重大科研计划项目(Z171100000117019). (Z171100000117019)

计算机工程

OA北大核心CSCDCSTPCD

1000-3428

访问量2
|
下载量0
段落导航相关论文